Description

Le travail de thèse s’inscrit dans le cadre du développement de la prochaine génération de dispositifs de détection des rayonnements ionisants. Il vise à analyser l’impact des technologies avancées, notamment les procédés CMOS 28 nm et inférieurs, sur les performances globales (en mettant l'accent sur le bruit et la consommation) et sur la résistance de la chaîne de détection à la dose totale intégrée (TID) pour les flux gamma et neutroniques. L’étude porte tant sur la partie analogique que sur la partie numérique de l’ASIC. Une attention particulière est accordée à l’évaluation du potentiel des ASIC à pixels, couramment employés dans les expériences de physique des particules, pour des applications dans le domaine de la détection des rayonnements ionisants ainsi qu’en médecine nucléaire.

Le front-end analogique de l’ASIC assure la polarisation du détecteur, l’amplification ainsi que la mise en forme des signaux. Le facteur de bruit de cet étage analogique sensible représente un point critique de la conception, dans la mesure où il influence directement les performances métrologiques de l’ensemble ASIC/détecteur. L’optimisation du rapport signal sur bruit (SNR) constitue ainsi une étape centrale de l’étude, d’autant qu’elle devra être menée en synergie avec l’optimisation de la vitesse de traitement et de la consommation. Ce travail de thèse vise donc à proposer, développer et valider des architectures de circuits d’amplification et de mise en forme, qu’elles soient dans la continuité ou en rupture avec l’état de l’art. Il convient de souligner que le circuit intégré devra être conçu et dessiné avec un niveau de robustesse suffisant pour permettre la réalisation de dispositifs de détection compacts, adaptés à un usage en environnement industriel.

 

Les activités principales :


Etablir l’état de l’art des circuits d’amplification bas bruit
Concevoir des blocs analogiques et numériques pour la détection de rayonnement ionisant
Etudier l’impact de technologies CMOS très avancées (28 nm, 22 nm ou moins) sur les performances
La première étape consistera à cibler les conceptions pour les détecteurs à semi-conducteurs (par exemple, SiC, diamant) avec une capacité de détection comprise entre 1 et 10 pF. La deuxième étape consistera à évaluer la pertinence des circuits pixellisés pour l'application prévue.
Participer à l’élaboration des spécifications
Participer à la conception et au développement de l’ASIC, mettre en œuvre et vérifier les schémas de circuits par simulation
Anticiper les effets de dérives de process pour garantir les rendements de fabrication
Vérifier le fonctionnement du circuit intégré avec les contraintes d’utilisation en milieu industriel (température, CEM, tension d’alimentation…)
Développer des modèles de type comportemental pour la vérification des circuits
Contribuer à l'intégration et à la vérification de l’ASIC
Communiquer au sein du groupe et avec les partenaires du projet
Rédiger des documents détaillés sur la conception et participer à la définition du système d’acquisition nécessaire pour la caractérisation de l’ASIC.
Présenter les résultats lors de conférences et les publier dans des revues


Diplôme exigé : Master-2, diplôme d’ingénieur en électronique ou équivalent, des connaissances en mesures physiques seraient un plus


Domaine de formation : Électronique et instrumentation

 

(English version)

This PhD work is part of the development of the future generation of ionizing radiation detection devices. It aims to assess the impact of advanced technologies—particularly CMOS processes at 28 nm and below—on the overall performance and resilience of the detection chain with a prime focus over  (noise, power consumption) with Total Integrated Dose (TID) for gamma and neutron fluxes. The study focuses on both the analog and digital sections of the ASIC. Special attention is given to evaluating the potential of pixelated ASICs, commonly used in particle physics experiments, for applications in ionizing radiation detection and nuclear medicine. The analog front-end of the ASIC is responsible for biasing the detector, amplifying, and shaping the signals. The noise factor of this sensitive analog stage is a critical design parameter, as it directly affects the metrological performance of the ASIC/detector system. Optimizing the signal-to-noise ratio (SNR) is therefore a key focus of the study, particularly as it must be achieved in conjunction with the optimization of speed and power consumption.

This PhD work aims to propose, develop, and validate amplification and signal shaping circuit architectures, whether building on or departing from the current state of the art. It should be noted that the integrated circuit must be designed with a level of robustness suitable for developing compact detection devices intended for use in industrial environments.

Main activities:


Establish the state of the art of low-noise amplification circuits
Design analog and digital blocks for ionizing radiation detection
Study the impact of advanced CMOS technologies (28 nm, 22 nm or below) on performance
First step will be to target single-input designs for solid state detectors (e.g. SiC, Diamond) with detector capacitance in the range of 1-10pF. Second step will be to evaluate the relevance of pixelated circuits for the intended application
Contribute to the development of specifications
Contribute to the design and development of the ASIC; implement and verify circuit schematics through simulation
Anticipate process variations to ensure manufacturing yield
Verify the functionality of the integrated circuit under industrial operating constraints (temperature, EMC, supply voltage, etc.)
Develop behavioral models for circuit verification
Contribute to the integration and verification of the ASIC
Communicate effectively within the team and with project partners
Write detailed design documentation and contribute to the definition of the acquisition system required for ASIC characterization
Present results at conferences and publish them in peer-reviewed journals Technical knowledge
Solid knowledge and creativity in microelectronic circuit design, particularly low-noise and low-power analog circuits


Technical Knowledge :


Knowledge of CAD tools for simulation, layout, and verification for analog and digital ASICs (Cadence environment)
Knowledge of mixed design (Analog/Digital) rules
First experience in analog IC design or in the design of acquisition and processing systems would be appreciated


Qualifications required : Master's degree-2, an engineering degree in microelectronics or equivalent, knowledge in physics measurement is appreciated

Field of education : Electronics and instrumentation